AIMD · MRI-Compat KB

US10046166B2 EMI filtered co-connected hermetic feedthrough, feedthrough capacitor and leadwire assembly for an active implantable medical device

US10046166B2 EMI filtered co-connected hermetic feedthrough, feedthrough capacitor and leadwire assembly for an active implantable medical device

摘要

  • 问题：植入导线可接收 EMI；MRI 环境中的导线电流可能造成组织损伤，并可能干扰或损坏 AIMD 内部电子学。连续穿过气密馈通的 Pt/Pt-Ir 引线成本高，陶瓷-金属界面还须在热加工及体液暴露后保持气密。
  • 方案：在高纯 alumina 绝缘体内共烧 fritless Pt 填充通孔，器件侧安装 feedthrough capacitor；焊料、BGA、epoxy 或 polyimide 同时连接 Pt 填充、电容内孔金属化和内部导线，形成三路电气连接，电容外部金属化接 ferrule 或 AIMD 壳体。
  • 效果：专利报告该共烧工艺可达到 He 泄漏率不高于 1×10⁻⁷ std cc He/s，并定性称馈通电容将高频 EMI 分流至壳体。未给 MRI 温升、RF 衰减、阻抗或插入损耗数据。
  • 形态：34 claims；独立 claims 1、20、27、29、32 覆盖带 ferrule、直接接壳体、外部接地、内部接地及制造方法，三路连接是共同要件。

原理与方案

标注：引号内英文 = 专利 raw 原文；[推导] = 由专利参数与电路模型推出；[推断] = 按常识判断、专利未述；[待确认] = 专利未给、需另行定夺。

失效机理

植入治疗导线可作为 EMI 接收天线。MRI 环境在导线上施加电流，专利将其后果分为组织致热与敏感电子学受扰或损坏；前者发生在植入导线及其组织负载，后者发生在 RF 经馈通进入导电壳体后对电路的交叉耦合和再辐射。

馈通本身还有气密失效路径。Alumina 与 Pt 的 CTE 在 500 °C 分别给为 7.8×10⁻⁶/K 与 9.6×10⁻⁶/K；烧结及冷却产生的界面应力可驱动脆性陶瓷裂纹，体液进入壳内后可造成短路、腐蚀和金属迁移。含低于约 60% silica 的玻璃相还可能经体液中的离子交换降解，使 metal/ceramic 界面发生迟发泄漏。

解决机理

Feedthrough capacitor 是三端 shunt low-pass：active electrode plates 134 经内孔金属化 130 接信号导体，ground electrode plates 136 经外部金属化 132、连接材料 148 和 ferrule 122 接 AIMD 导电壳体 102（FIG. 4–6）。高频下电容支路阻抗下降，专利表述为将高频信号（“diverts high frequency electrical signals”）从导体分流至壳体；低频生物信号及治疗脉冲沿直通导体传输。[推导] 理想支路满足 (|Z_C|=1/(2\pi fC))，实际分流比还取决于 C、ESR、ESL、接地回路电感及负载。

【关键图占位｜库主定稿时补】FIG. 6 —(馈通电容的三端拓扑：体液侧与器件侧由直通导体相连，高频经电容旁路至 AIMD 壳体。)

该拓扑作用在 IPG 入壳处，直接目标是阻止 RF 进入敏感电子学。与串在植入导线中的并联谐振 bandstop 不同，后者在目标频率抬高串联路径阻抗[1]；本篇采用宽带电容 shunt。[推断] 近端 shunt 会改变导线端接和电流分配，远端电极-组织界面温升还取决于完整导线、组织回路与壳体回流路径。

气密界面采用另一条物理机制。Green-state alumina 成形并钻孔后，以高固含 Pt paste 加压或真空填满孔壁凹凸；共烧时 alumina 的收缩约束仍具延展性的 Pt，使 Pt 表面贴合孔壁，形成 tortuous、mutually conformal knitline 191（FIG. 12–16）。粗糙界面增大接触面积并阻碍裂纹扩展；Pt 内少量 closed-cell pores 190 不连通，专利称其不破坏气密。界面可为直接键合，也可形成含 Pt、Al、C、O 的 amorphous layer，专利报告其可能提高对体液侵蚀的耐受性。

【关键图占位｜库主定稿时补】FIG. 16 —(烧结后 Pt 填充 186 与 alumina 188 形成 tortuous、mutually conformal interface 191，并保留非连通 closed-cell pores 190。)

工程实现

授权结构在器件侧完成一次性三路连接（FIG. 84、FIG. 84A、FIG. 84B）。Insulator body 188 内的 conductive fill 186 从体液侧贯通至器件侧；feedthrough capacitor 124 的 passageway 131 带 internal metallization 130，内部 leadwire 118’ 从器件侧插入并接近 Pt fill。Connection material 202 回流后同时润湿 fill 186、metallization 130 与 leadwire 118’，形成 “at least a three-way electrical connection”；leadwire 的 pre-tin 119’改善 Cu 润湿，并让接头受拉时以 shear 承载。电容 ground plates 经 external metallization 132 和材料 148 接 ferrule 122，ferrule 再接壳体。

【关键图占位｜库主定稿时补】FIG. 84A —(器件侧 connection material 202 同时连接 Pt fill 186、feedthrough capacitor 内孔金属化 130 与内部 leadwire 118’。)

FIG. 22 以 solder/BGA 202 把电容直接装到 Pt filled vias，insulative washer 206 提供定位与隔离；FIG. 22A、FIG. 23A 与 FIG. 85 取消独立 ferrule，使 insulator 直接 gold-braze 到 AIMD housing。FIG. 23–26 把 ground plane 200 与多个 grounded vias 208 做入 alumina，缩短各 active via 186 到接地点的距离；远离 ground via 会增加接地路径的电感与电阻，降低 EMI attenuation。外部接地版若把 metallization 132 或 connection 148 沿电容周缘做成不连续，专利明确承认 filtering performance 可能下降。

共烧参数是制造窗口，不是性能测试：post-sintered alumina 至少 96%，优选至少 99%；Pt paste solids loading 至少 80%，via packing 至少占孔容积 90%。Binder bakeout 为 400–700 °C、至少 4 h；sintering 为 1400–1900 °C、最长 6 h；优选 cooldown 不快于 5 °C/min 至约 1000 °C，更优选 1 °C/min。FIG. 17B 的 counterbore 195 以较细 Pt 通孔节省材料并扩大 BGA 接触面；FIG. 19C–19D 在同为 0.100–0.140 in 的直径内，将传统四路结构改为 25 个 filled vias。

器件形态包括 pacemaker、ICD、neurostimulator 与 brain stimulator。FIG. 24–26 的多 active-via/多 ground-via 布局面向高通道数神经刺激；较大 active via 可承载较高治疗电流，额外 ground via 可缩短敏感通道的 RF 回路。[推断] 对双侧多电极皮层导线，该结构可集中处理 IPG 端多路导体，但每一路均占 active via、三路接头和电容通道；目标 IPG 内的装配余量为 [待确认]。

取舍

  • 高频接地与材料稳定性：直接连接 titanium 会受高频电阻性 oxide 影响，故连接 148 优先落在 gold braze 140 或非氧化 bond pad；代价是增加 metallization、braze 与界面可靠性要求。
  • 宽带分流与高频寄生：三端 feedthrough capacitor 的直通结构减少二端 MLCC 的内部电感；实际频带仍受 ESR、ESL、ground-plane inductance 和壳体回流路径限制。
  • Pt 用量与电流能力：细 via、counterbore 和 filled-via 结构减少连续 Pt/Pt-Ir leadwire 用量并利于高密度装配；高治疗电流通道需扩大 via，压缩可用面积。
  • 气密与制造窗口：高固含、高 packing、受控烧结及冷却用于获得 knitline；paste fill、孔壁粗糙度和收缩偏差会转化为界面缺陷风险。
  • 器件电子保护与远端热安全：电容位于器件侧，便于使用无需直接接触体液的高介电常数材料；入壳 EMI 与导线远端温升属于两个验证对象。

后续 Greatbatch 馈通专利仍采用器件侧 feedthrough capacitor 分流与共烧 filled-via 气密结构，但改用 CRMC/Pt 组合及体液侧金钎焊引线[2]，表明“馈通处高频分流 + 共烧气密导通”属于该公司的连续工程路线。本篇相对其优先权链前身 US9233253B2 的授权着力点收窄到 conductive fill、capacitor internal metallization 与内部 leadwire 的单步三路连接。

效果与证据

本篇没有 MRI 或 RF 性能实测；气密、结构密度、制造参数与通用滤波陈述的条件不同，分列如下。

  • 气密声明（共烧 Pt/alumina，测试条件未给）：FIG. 16 段称 He leak rate ≤1×10⁻⁷ std cc He/s 可由该工艺达到（“readily achieved using this novel process”），并列出优选上限至 10⁻¹² std cc He/s；claims 3、12、20、32 采用 1×10⁻⁷ std cc He/s。未给样本数、检漏方法、热循环、老化或体液浸泡条件。
  • 结构密度（图示几何）：FIG. 19C 的传统 quad-polar feedthrough 与 FIG. 19D 的 25-via 方案均置于直径 0.100–0.140 in 的轮廓内。该比较来自专利图示和尺寸陈述，不是成品计量或良率数据。
  • 材料与热加工（规定窗口）：Pt solids loading、via packing、bakeout、sintering 与 cooldown 数值均为实施例或优选范围；没有与界面强度、泄漏率或电阻逐项对应的实验矩阵。
  • RF/EMI（通用先行结构与定性功能）：FIG. 4–6 的 prior-art 三端 feedthrough capacitor 被称为可工作于 low-kHz 至超过 10 GHz，并称通过电容后的信号主要保留低频生物信号或 pacing pulses；本发明 FIG. 22、FIG. 23、FIG. 84 系列沿用该拓扑。没有本发明样件的 capacitance、insertion loss、attenuation-frequency、impedance-frequency、RF current 或壳体耗散测量。

严谨性缺口

  • 无 MRI 场强、Larmor 频率、线圈、序列、SAR/B1+rms、phantom、导线路径、负载、电极温升或组织温升；“MRI 致热防护”只由近端电容分流推断。
  • 无 SPICE、FEM、全波或热模型；未给 feedthrough capacitor 的 C、ESR、ESL、self-resonance、接地电感及壳体回流阻抗，无法判断 MRI 频点的分流比例。
  • 无滤波器实测衰减、插入损耗或与无滤波对照；low-kHz 至 >10 GHz 是对通用 prior-art 三端电容的陈述，不是本发明组件验证。
  • He 泄漏率只有声明与 claim 门槛，无测试条件、样本量、统计分布及老化后结果；closed-cell porosity 对气密与电阻的影响亦无测量。
  • Raw 对 alumina 与 Pt fill 的相对 shrinkage 同时出现相反表述，具体比例不能作为定量设计依据；本卡只采用全文一致的“烧结收缩使 Pt 贴合孔壁”定性机制。
  • 无 Pt filled via 电阻、三路焊点接触电阻、载流温升、机械拉脱、疲劳、腐蚀或生产良率数据。
  • 无通道数、封装面积、热容量或内部布线数据，无法判断双侧多电极皮层导线对应 IPG 的装配余量。
  • 无证据证明近端 RF 分流降低远端电极-组织界面电流密度；器件电子保护与导线热安全尚未由同一测试连接。

关联

  1. US9468750B2_Greatbatch——Greatbatch 导线内并联谐振 bandstop：目标频率提高串联路径阻抗，与本篇器件侧 feedthrough capacitor 的宽带 shunt 路线相对。
  2. US10272253B2_Greatbatch——后续 Greatbatch 共烧馈通结构：延续器件侧 feedthrough capacitor 分流，并以 CRMC/Pt 与体液侧 braze 处理气密和低阻连接。